Notes sur le mos canal n type “enrichissement”, Notes de Application informatique

Télécharge Notes sur le mos canal n type “enrichissement” et plus Notes au format PDF de Application informatique sur Docsity uniquement! MOS CANAL N TYPE “ENRICHISSEMENT” Sur un substrat de silicium P (Bulk), sont aménagées deux diffusions distinctes de type N++ formant le drain et la source du dispositif. Ces deux diffusions N++ sont séparées par une zone P de surface (W.L) qui forme le canal du MOS. Ce canal est recouvert d’une mince couche d’oxyde de silicium eox de l’ordre de 10 nm qui est superposée d’une couche de métal ou de polysilicium appelée grille. L’ensemble grille, oxyde et canal forme alors une capacité Cox par unité de surface telle que : Cox = ε0 εSio2 eox avec : ε0 =8,85 10 -14 F cm-1 et εSio2 = 3,9 Substrat P Bulk N++ Al Si O2 épaisseur eox L Si O2 W Bulk Source Grille Drain G VDS VGS > VT ID + + D S P B N++ N++ Structure du MOS à enrichissement et symbole 0 1 2 3 4 5 0 0.25 0.5 0.75 1 0 1 2 3 4 0 0.25 0.5 0.75 1 ID (mA) ID (mA) VDS (V) VT 2.5 2 3 3.5 4 VGS (V) VGS (V) zone ohmique et de coude zone de plateau Caractéristiques de sortie et de transfert MOS N enrichissement Le bulk et la source étant reliées, on applique entre D et S une tension VDS positive, constante et de valeur faible. Pour une tension VGS nulle, le courant ID est très faible car la jonction PN drain-substrat est polarisée en inverse : Le transistor MOS à enrichissement est normalement bloqué pour VGS = 0V. Pour une tension VGS légèrement positive, une partie des trous dans la couche superficielle du canal, est repoussée dans le volume par le champ électrique créé par influence électrostatique. On définit alors une tension particulière de VGS, nommée tension de seuil VT pour laquelle tous les trous de la surface du SiP sont repoussés et remplacés par des électrons (porteurs minoritaires dans le SiP). Un canal induit, très mince de type N apparaît et le courant ID commence à circuler entre drain et source (fig. 1). Pour des tensions VGS supérieures à la tension de seuil VT, la couche inversée s’enrichit en électrons et le courant ID s’accroit. On décrit alors la zone ohmique du composant : Id est proportionnelle à VDS faible. 1 Ensuite, au fur et à mesure que VDS augmente, l’accroissement de ID se ralentit. On décrit la zone de coude des caractéristiques. En effet la tension entre grille et bulk diminue en se rapprochant du drain selon la relation Q = C V et le canal devient alors localement moins profond comme indiqué en figure 2. La résistance du canal augmente et cela d’autant plus que VDS croît. Lorsque cette tension est telle que : VDS = VGS-VT = VDSAT, le courant ID se sature (comme pour le JFET) et on atteint la zone de plateau des caractéristiques de sortie. Le MOS est alors, pour VDS > VDSAT, une source de courant dépendante de la tension VGS. Substrat P (bulk) N++ N++ B S D G Zone de charge d’espace + + VDS < VDSat VGS = VT ID canal N induit + + + + + + + + + Substrat P (bulk) N++ N++ B S D G Zone de charge d’espace + + VDSat =VGS-VT VGS > VT IDsat canal N induit + + + + + + + + + Figure 1 Figure 2 On distingue donc deux régions sur les caractéristiques de sortie ID = f(VDS) à VGS constant : • La zone ohmique et de coude pour VDS < VDSAT où : ID = K 2(VGS − VT) VDS − V 2 DS • La zone de saturation du courant de drain ID pour VDS ≥ VDSAT où : ID = K VGS − VT 2 (1 +λVDS ) avec K = µ COX 2 W L Le coefficient K est un paramètre caractéristique du MOS qui dépend de la géométrie du canal (W, Cox et L) et de la mobilité µ des porteurs. Le paramètre λ rend compte de la résistance interne de la source de courant ID dépendante (identique à l’effet Early pour le transistor bipolaire). Remarque : dans un circuit intégré, le produit µCox est le même pour tous les transistors de type identique (N ou P) qui se distinguent seulement par les dimensions du canal W et L. Cette propriété est exploitée dans les circuit intégrés utilisant les transistors MOS. MOS CANAL N TYPE “APPAUVRISSEMENT” La structure des transistors MOS à appauvrissement ressemble à celle d’un transistor MOS canal N à enrichissement. Cependant pour ce dispositif, un canal N entre drain et source est créé par implantation ionique lors de la fabrication du composant (fig. 3). Substrat P (bulk) N++ N++ Bulk Source Drain Grille Canal N implanté G VDSVGS ID + D S Figure 3 :Structure du MOS N appauvrissement et symbole 2 TRANSISTOR MOS CANAL N NORMALEMENT BLOQUE (ENRICHISSEMENT) Expression de la tension drain source de saturation Pour une tension VGS donnée, lorsque la tension entre drain et source atteint VDS de saturation, le canal induit est localement pincé. Dans ces conditions, la tension locale Vox aux bornes de l’oxyde de silicium est égale à la tension de seuil VT du MOS. Vox = VT = VGS - VDS (sat) VDS (sat) = VGS -VT N++ D Grille VGS VDS (sat) Vox Canal induit Drain SiO2 Source 0 1 2 3 4 5 0 0.25 0.5 0.75 1 ID (mA) VDS (V) 2.5 2 3 3.5 4 VGS (V) zone ohmique et de coude zone de plateau VDSsat TRANSISTOR MOS CANAL N À ENRICHISSEMENT normalement bloqué VGS = 0 V N++ Al Si O2 P Canal N implanté lors de la conception Bulk Source Grille Drain Substrat P Bulk Si O2 épaisseur eox 10 nm Bulk Source Grille Drain N++ TRANSISTOR MOS CANAL N À APPAUVRISSEMENT normalement conducteur pour VGS = 0 V N++ Al Si O2 P L W N++ G VDS VGS > VT ID + D S + B N++ N++ L W Substrat P Bulk G VDS ID + D S B VGS > VT I.U.T. « A » Bordeaux Département : G.E.I.I. Philippe ROUX roux@elec.iuta.u-bordeaux.fr tél. : 05 56845758 MONTAGES A TANSISTORS A EFFET DE CHAMP DE TYPE MOS + VCC = +15 V - VEE = -15 V RD RD T1 T2 2 I0 Ri veve1 ve2 AMPLIFICATEUR DIFFERENTIEL : MONTAGE CONVENTIONNEL gm vgs1 gm vgs2 RD RD Ri ve ve1 ve2 vs2 vgs1 vgs2G1 G2 S vs1 Ad = vs1 − vs2 v e1 − v e 2 = − gmRD Ad = vs1 + vs2 v e1 + v e 2 = −gm RD 1 + 2 g m R i R.R.M.C. ≅ RD 2R i vs1 vs2 + VDD = +15 V VGS -2 V M4 ID3 IRef R3 R4 R5 M5 ID4 D3 D4 10 kΩ 10 kΩ 13 kΩ 1 mA 1 mA 1 mAG vs1 + VDD = +15 V M3 M4 M5 IRef R5 M1 M2 -VSS = -15 V I0 Ri vs2 G1 G2 ve ve1 ve2 1 mA 1 mA 13 kΩ 2 mA 1 mA G R5 vgs D3 D4 D5 vgs nul r3 r4 G1 gm vgs1 gm vgs2 rds rds vgs1 G2vgs1 ve vs1 vs2 Ri MONTAGE RECOPIEUR DE COURANT AMPLIFICATEUR DIFFERENTIEL A CHARGE ACTIVE M3 Résistance de sortie vue par R3 ou R4 MOS canal P normalement bloqué VT = − 1 V K = 1mA / V −2 ID0 = 1 mA VGS0 = − 2V gm = 2 mS rds = 1MΩ Ad = − gm r ds 2 = − 1000 + VDD = +5 V Ce VT1 = -1 V VT2 =+1 V T1 : canal P T2 : canal N 0 5V ve vs i INVERSEUR LOGIQUE CMOS 0 5V ve T2 bloqué T2 passant T2 bloqué 0 5V vs T1 passant T1 bloqué T1 passant Courant i 0